本文回答的问题
文章摘要
为了将布尔代数转换为 IEC 61131-3 梯形图逻辑，工程师需要将抽象的逻辑状态映射到基于扫描的触点行为和输出线圈。在 OLLA Lab 中，XOR 和 NAND 不仅仅是绘制出的符号；它们在任何实际部署之前，都会针对模拟 I/O、故障状态和机器响应逻辑进行验证。
布尔代数和梯形图逻辑虽然相关，但不能互换。布尔表达式是抽象的，在纸面上是永恒的；而梯形图逻辑由 PLC 在扫描周期内执行，涉及真实的输入、存储的状态和输出更新。这种差异正是许多初学者犯错的根源。
Ampergon Vallis 的一项内部基准测试明确指出了这一点：68% 的用户在 OLLA Lab 中实现 XOR 行为时，第一次构建差异报警（discrepancy-alarm）就失败了。这支持了一个有限的结论：将布尔意图转换为正确的梯形图结构比识别真值表更难。
布尔代数与 IEC 61131-3 梯形图逻辑有何区别？
布尔代数描述逻辑关系。IEC 61131-3 梯形图（LD）描述了这些关系如何在基于扫描的控制系统中实现。
实际区别在于：
- 布尔代数将变量（如 A 和 B）视为抽象的逻辑状态。
- 梯形图逻辑将这些状态映射到标签、内存位以及物理或模拟 I/O。
- 布尔表达式被解读为静态关系。
- PLC 逻辑是周期性执行的：读取输入 -> 执行逻辑 -> 写入输出。
这种扫描周期行为至关重要，因为梯级不仅仅是一个符号方程。它是使用控制器当前的进程映像按顺序进行评估的。
基本转换矩阵：布尔到梯形图逻辑
标准的初步映射非常直观：
- AND（与） -> 串联触点
- OR（或） -> 并联触点
- NOT（非） -> 常闭触点表示
- TRUE 输出条件 -> 通电线圈或内部位
- FALSE 输出条件 -> 断电线圈或清零位
这些映射是基础，但并非全部。工程任务不仅仅是表示逻辑，而是以一种在现实工艺条件下保持可观察、可测试且安全的形式来表示逻辑。
为什么物理层会改变含义
布尔变量不是导线。在 PLC 中，一个标签可能代表：24 VDC 现场输入、内部内存位、派生状态、允许条件（permissive）、跳闸条件或模拟的设备状态。这就是为什么必须从操作层面定义“正确”。在本文中，正确意味着该梯级在所有相关的输入组合下都能产生预期的输出，并且在针对模拟工艺状态和故障案例进行测试时表现一致。
为什么 IEC 61131-3 很重要
IEC 61131-3 标准化了包括梯形图、功能块图和结构化文本在内的可编程控制器编程语言。它提供了一个通用的执行模型和语言框架。这一点很重要，因为布尔逻辑是通用的，而梯形图实现总是与控制器模型、扫描行为和工厂环境相关联。
如何为安全允许条件编程 NAND 门？
NAND（与非）门仅在两个输入均为真时才为假。在工业控制中，这使得它对于允许和禁止模式非常有用，即除非同时满足特定条件组合，否则输出保持可用。
其布尔形式为：C = NOT (A AND B)
等效的梯形图解释为：当 A 为假，或 B 为假，或两者均为假时，输出 C 为开启。仅当 A 和 B 同时为真时，输出 C 才关闭。
NAND 门的梯形图实现
该梯级使用并联的常闭触点：
- 如果 输入 A = 0，顶部支路为真。
- 如果 输入 B = 0，底部支路为真。
- 如果任一支路为真，输出 C 通电。
- 只有当 A = 1 且 B = 1 时，两个常闭触点才评估为假，从而使输出断电。
如何在 OLLA Lab 中构建 NAND 门
使用基于 Web 的梯形图编辑器构建一个紧凑的双输入允许条件测试：
- 为 Input_A、Input_B 和 Output_C 创建标签。
- 在不同的并联支路上插入两个常闭触点。
- 将一个支路分配给 Input_A，另一个分配给 Input_B。
- 将 Output_C 放置为驱动线圈。
- 运行模拟。
- 在变量面板中切换输入并验证真值表。
如何为差异报警构建 XOR 门？
XOR（异或）门仅在恰好一个输入为真时才为真。在工业自动化中，这使得它对于差异检测、双状态验证和故障识别非常有用。
其布尔形式为：C = (A AND NOT B) OR (NOT A AND B)
在梯形图术语中，XOR 通常构建为具有交叉耦合的常开（NO）和常闭（NC）触点的两个并联支路。
XOR 门的梯形图实现
该梯级的工作原理如下：
- 当 A = 1 且 B = 0 时，顶部支路为真。
- 当 A = 0 且 B = 1 时，底部支路为真。
- 如果任一支路为真，报警 C 通电。
- 如果两个输入相同，报警保持关闭。
如何在 OLLA Lab 中构建 XOR 门
使用 OLLA Lab 直接在浏览器中构建并测试差异梯级：
- 为 Input_A、Input_B 和 Alarm_C 创建标签。
- 添加两个并联支路。
- 在第一个支路上，将 NO Input_A 与 NC Input_B 串联。
- 在第二个支路上，将 NC Input_A 与 NO Input_B 串联。
- 用支路输出驱动 Alarm_C。
- 运行模拟并切换两个输入，遍历所有四种状态。
PLC 扫描周期如何影响 XOR 和 NAND 行为？
PLC 扫描周期使梯形图逻辑具有时间性，而不仅仅是逻辑性。输入被读取、逻辑被求解、输出被按顺序写入，这意味着行为取决于观察到状态变化的时间。
对于基本的双输入示例，扫描周期可能看起来是不可见的。但对于实际设备，情况并非如此。输入更新时序、去抖动处理、序列状态以及异步设备运动都会影响逻辑的实际表现。
OLLA Lab 如何模拟逻辑门故障？
OLLA Lab 通过允许用户构建梯形图梯级、在受控环境中运行它们、切换输入、检查变量状态并将梯形图结果与模拟设备行为进行比较，来模拟逻辑门行为。
在本文中，模拟就绪意味着工程师可以针对定义的测试状态证明预期的逻辑行为、在模拟中观察 I/O 因果关系、诊断不正确的梯级行为、注入异常条件、修改逻辑，并在接触真实设备之前验证修改后的行为。
验证 XOR 和 NAND 逻辑的良好工程工作流程是什么？
良好的工作流程在测试开始前就定义了正确性。请使用此紧凑的证据结构：
- 系统描述：定义设备或控制功能。
- “正确”的操作定义：用可观察的术语陈述预期行为。
- 梯形图逻辑和模拟设备状态：包括实际的梯级以及相应的模拟标签状态。
- 注入的故障案例：定义异常条件。
- 所做的修改：展示发生了什么变化。
- 经验教训：陈述测试揭示的内容。
结论
布尔代数为您提供了逻辑形式。IEC 61131-3 梯形图逻辑为您提供了可执行结构。工程挑战在于它们之间的转换，特别是当扫描时序、设备行为和故障状态进入画面时。NAND 和 XOR 是有用的示例，因为它们清晰地暴露了这种转换。在这两种情况下，梯级仅仅是一个开始。真正的工作是在正常和异常条件下证明行为。这就是模拟环境发挥作用的地方。
Jose NERI 博士，Ampergon Vallis 首席工程师。
技术有效性由 Ampergon Vallis Lab QA 团队于 2026 年 3 月 23 日审核。