Come programmare la logica PLC per l'isteresi delle valvole

L'isteresi della valvola di controllo è la differenza nella posizione della valvola per lo stesso segnale di comando, a seconda che la valvola si stia aprendo o chiudendo. Nei loop controllati da PLC, tale ritardo meccanico può causare comportamenti simili alla saturazione integrale e oscillazioni (hunting). Una risposta software pratica consiste nell'uso di una banda morta delimitata e in una convalida consapevole della velocità prima della messa in servizio.

L'isteresi della valvola non è un mito legato alla taratura. Si tratta di una non linearità meccanica che può far funzionare male un loop PID ben strutturato, poiché l'uscita del controllore e la posizione effettiva della valvola smettono di coincidere in modo prevedibile e dipendente dalla direzione.

Un errore comune è trattare l'oscillazione risultante come un puro problema di taratura. A volte lo è, spesso no. Gli audit storici sul controllo di processo citati nella letteratura di settore hanno riportato che una parte sostanziale dei loop con prestazioni scadenti coinvolge problemi dell'elemento di controllo finale, in particolare attrito, stiction (attrito statico), gioco meccanico (backlash) o isteresi, piuttosto che i soli parametri PID. Queste cifre sono utili come prove direzionali, non come legge universale dell'impianto.

Durante i test di base nell'ambiente digital twin di OLLA Lab, l'iniezione di un'isteresi simulata del 3% in uno scenario di controllo di livello ha causato in una configurazione PID predefinita un'oscillazione della variabile di processo (PV) di circa ±8% entro 12 minuti. Metodologia: scenario n=1, attività di controllo di livello, il comparatore di base era lo stesso loop senza isteresi iniettata e la finestra di osservazione era di 12 minuti. Ciò supporta un punto limitato: un modesto ritardo meccanico può destabilizzare un loop altrimenti ragionevole. Non supporta un tasso di guasto generale a livello industriale.

Questa distinzione è importante perché la sintassi non è sinonimo di implementabilità. Un rung che compila non è ancora un loop che si comporterà correttamente su una valvola che presenta attriti.

L'isteresi della valvola di controllo è la differenza massima nell'uscita della valvola per lo stesso valore di ingresso durante un ciclo di calibrazione completo, esclusi gli effetti dipendenti dal tempo come la deriva. Tale inquadramento è coerente con la terminologia ISA utilizzata per distinguere l'isteresi dalle relative non idealità della valvola.

In termini di controllo pratico, l'isteresi significa che il PLC può comandare il 50%, ma lo stelo della valvola può trovarsi in una posizione durante l'apertura e in una posizione diversa durante la chiusura. Il comando è identico. Lo stato meccanico no.

Ecco perché gli operatori a volte dicono che la valvola sta "mentendo" al loop. Il linguaggio è informale, ma il problema è reale.

In che modo l'isteresi differisce dalla stiction e dalla banda morta meccanica?

Questi termini sono spesso confusi tra loro. Non dovrebbero esserlo.

| Condizione | Definizione operativa | Sintomo tipico del loop | |---|---|---| | Isteresi | Posizione della valvola diversa per lo stesso comando a seconda della direzione di corsa | Offset dipendente dalla direzione e cicli | | Stiction | L'attrito statico impedisce il movimento finché non si accumula forza, poi la valvola scatta | Movimento a scatti (stick-slip), oscillazione a dente di sega | | Banda morta meccanica | Intervallo di variazione dell'ingresso che non produce alcun movimento osservabile della valvola | Risposta ritardata attorno alle inversioni o piccole correzioni |

Una distinzione utile è la seguente:

• L'isteresi è un ritardo dipendente dal percorso
• La stiction è l'attrito di distacco
• La banda morta è una zona di non risposta

Spesso coesistono. Le valvole non sono obbligate a presentare un solo problema alla volta.

Perché l'isteresi appare nelle valvole reali?

L'isteresi deriva solitamente dalla meccanica dell'elemento di controllo finale, non dall'istruzione PLC stessa.

I fattori comuni includono:

• Attrito della baderna (packing)
• Gioco nei leveraggi dell'attuatore
• Resistenza delle guarnizioni
• Problemi di posizionatore
• Usura dell'albero o dello stelo
• Scarsa manutenzione o contaminazione
• Assemblaggi delle valvole sottodimensionati o scelti male

Il PLC scopre il problema solo dopo che il processo inizia a comportarsi in modo anomalo.

L'isteresi causa l'oscillazione del PID rompendo la relazione presunta tra l'uscita del controllore e la risposta del processo. Il controllore ritiene che una piccola correzione dell'uscita debba produrre un piccolo movimento della valvola. La valvola non risponde in modo proporzionale.

Il modello di guasto è solitamente sequenziale piuttosto che misterioso.

Le 3 fasi dell'oscillazione indotta dall'isteresi

1. Ritardo del comando L'uscita PID cambia, ma la valvola non si muove abbastanza, o non si muove affatto, perché l'attrito o il ritardo direzionale assorbono la correzione.
2. Accumulo simile alla saturazione integrale L'errore persiste, quindi l'azione integrale continua ad accumulare la richiesta di uscita. Il controllore agisce in base alle prove di cui dispone.
3. Overshoot meccanico Una volta superato l'attrito, la valvola si muove troppo rispetto allo sforzo integrale accumulato e la variabile di processo supera il valore desiderato. Il ciclo si ripete quindi nella direzione opposta.

Questo è uno dei motivi per cui l'oscillazione del loop può persistere nonostante molteplici tentativi di ritaratura. Se l'elemento finale è non lineare, guadagni più "puliti" da soli potrebbero produrre solo delusioni più "pulite".

Perché l'azione integrale è solitamente la prima colpevole?

L'azione integrale è progettata per eliminare l'errore a regime. Ciò è utile quando l'elemento di controllo finale risponde in modo proporzionale. È meno utile quando la valvola ignora i piccoli comandi finché non si accumula forza sufficiente.

Quando è presente l'isteresi:

• i piccoli errori persistono più a lungo,
• l'azione integrale continua ad accumularsi,
• le variazioni di uscita diventano più aggressive,
• e la valvola alla fine si sblocca con troppa correzione accumulata dietro di essa.

Questa non è la classica saturazione integrale nel senso stretto di saturazione dell'uscita, ma è strettamente correlata nella pratica: il termine integrale continua a spingere perché il loop non vede la risposta di processo attesa.

Cosa cercare nei dati di trend?

Le prove nei trend sono solitamente più chiare delle argomentazioni.

Cercare:

• Oscillazione ripetuta attorno al setpoint nonostante una taratura conservativa
• Uscita del controllore che si muove in modo fluido mentre la PV risponde con salti ritardati
• Comportamento di risposta diverso quando la valvola si apre rispetto a quando si chiude
• Piccole variazioni di uscita senza risposta della PV, seguite da una correzione brusca
• Apparente stabilità migliore in modalità manuale rispetto alla modalità automatica

Se la CV (variabile di controllo) sembra corretta e la PV sembra incoerente, ispezionare il comportamento della valvola prima di riscrivere la scheda di taratura.

Una mitigazione software pratica consiste nel sopprimere o bloccare il contributo integrale quando l'errore di controllo si trova all'interno di una banda di tolleranza definita, che sia più piccola del margine di allarme di processo ma abbastanza grande da evitare di inseguire l'attrito della valvola.

Questo non ripara la valvola. Cambia il comportamento del controllore in modo che smetta di emettere micro-correzioni futili all'interno di una regione in cui è improbabile che la valvola risponda correttamente.

Cosa fa la logica a banda morta in termini operativi?

La logica a banda morta dice al controllore:

• se l'errore di processo è molto piccolo,
• e l'imperfezione meccanica della valvola è probabilmente maggiore del beneficio della correzione,
• allora non continuare a integrare quel piccolo errore.

Questa è la distinzione chiave:

• La banda morta non è pigrizia
• La banda morta è un rifiuto controllato di amplificare il rumore meccanico

### Esempio in Testo Strutturato (ST): bloccare l'azione integrale all'interno della banda di isteresi

Error := SP - PV; AbsError := ABS(Error);

IF AbsError < Deadband_Limit THEN Integral_Enable := FALSE; ELSE Integral_Enable := TRUE; END_IF;

DeltaCV := CV_Command - CV_Last;

IF DeltaCV > CV_RateLimit THEN CV_Command_Limited := CV_Last + CV_RateLimit; ELSIF DeltaCV < -CV_RateLimit THEN CV_Command_Limited := CV_Last - CV_RateLimit; ELSE CV_Command_Limited := CV_Command; END_IF;

IF Integral_Enable THEN PID_Integral_Mode := TRUE; ELSE PID_Integral_Mode := FALSE; END_IF;

CV_Out := CV_Command_Limited; CV_Last := CV_Out;

Questa è una pseudo-implementazione, non un set di istruzioni specifico per il fornitore. L'implementazione effettiva dipende dalla piattaforma PLC, dalla struttura del blocco PID, dal comportamento di scansione e dal fatto che il controllore esponga il blocco integrale, il tracciamento del bias o il feedback di reset esterno.

Concetto di pseudo-ladder logic

Un'implementazione orientata al ladder include solitamente:

- logica di ramo che:

• blocco di sottrazione per `SP - PV`
• blocco valore assoluto
• comparatore per `ABS(Error) < Deadband_Limit`
• bit interno come `INT_HOLD`
• disabilita l'accumulo integrale, oppure
• instrada il blocco PID in una modalità di blocco (hold) o freeze
• limitatore di velocità opzionale sul comando di uscita per scansione o per secondo

Il meccanismo esatto conta meno dell'intento di controllo: smettere di integrare all'interno di una regione in cui la valvola non può fornire una correzione proporzionale.

Come scegliere il valore della banda morta?

La banda morta dovrebbe basarsi sul comportamento meccanico osservato e sulla tolleranza del processo, non su preferenze estetiche.

Un metodo di partenza difendibile è:

• stimare l'isteresi effettiva o la regione di non risposta dai dati di trend o dai test della valvola,
• convertire tale comportamento in un errore di controllo equivalente o in una banda di uscita,
• impostare la banda morta appena sufficiente a prevenire correzioni futili,
• quindi verificare che la qualità del prodotto, la stabilità del livello, il controllo della pressione o le prestazioni energetiche rimangano accettabili.

Troppo piccola, e il loop continua a oscillare. Troppo grande, e hai semplicemente rinominato un controllo scadente come strategia.

Perché dovresti anche limitare la velocità di uscita?

I limiti di velocità dell'uscita riducono i cambiamenti di comando aggressivi che possono peggiorare il comportamento legato all'attrito o produrre bruschi eventi di distacco.

In pratica, il rate limiting aiuta a:

• smussare le transizioni dell'uscita del controllore,
• ridurre le inversioni ripetute vicino al setpoint,
• ridurre lo stress sugli elementi meccanici soggetti ad attrito,
• rendere più facile la diagnosi dei trend.

Questo non sostituisce la manutenzione. È un vincolo lato software che può rendere un loop danneggiato o soggetto ad attrito più gestibile finché l'hardware non viene corretto.

Una strategia di controllo è pronta per la simulazione quando un ingegnere può dimostrare, osservare, diagnosticare e rafforzare la logica contro il comportamento reale del processo prima che raggiunga un processo dal vivo.

Questa definizione è operativa, non decorativa.

Una routine di controllo della valvola pronta per la simulazione dovrebbe consentire all'ingegnere di:

• osservare la differenza tra la CV comandata e il movimento simulato della valvola,
• iniettare ritardo meccanico, isteresi o risposta ritardata,
• monitorare PV, SP, CV e stati di controllo interni insieme,
• testare condizioni anomale senza rischiare guasti alle apparecchiature o al processo,
• rivedere la logica e confrontare il comportamento prima e dopo sotto lo stesso guasto.

Questa è la vera progressione dalla sintassi all'implementabilità. Gli impianti non vengono messi in servizio basandosi su diagrammi idealizzati.

Sì, se la convalida tramite digital twin è definita in modo limitato e utilizzata onestamente.

In questo articolo, la convalida tramite digital twin significa che l'ingegnere può iniettare un ritardo meccanico simulato o una risposta della valvola dipendente dalla direzione tra l'uscita del controllore e il feedback del processo, quindi osservare se la logica di controllo rimane stabile in quella condizione degradata.

Questo è un test utile. Non è una dichiarazione SIL, un test di accettazione in sito o un sostituto per la messa in servizio sul campo.

Come appare tutto ciò in OLLA Lab?

OLLA Lab è utile qui come ambiente di convalida delimitato.

Un ingegnere può utilizzare la piattaforma per:

• costruire o rivedere la logica ladder che controlla il loop,
• eseguire la logica in modalità simulazione,
• monitorare tag, valori analogici e comportamento dell'uscita nel pannello delle variabili,
• confrontare la richiesta del controllore con lo stato dell'apparecchiatura simulata,
• iniettare una condizione di guasto che rappresenti isteresi o ritardo,
• rivedere la logica della banda morta o della limitazione dell'uscita,
• rieseguire lo scenario nelle stesse condizioni.

È qui che OLLA Lab diventa operativamente utile. Consente agli ingegneri di provare un'attività di messa in servizio ad alto rischio che sarebbe costosa, lenta o non sicura da provocare su un processo dal vivo.

Perché non testarlo direttamente sull'impianto?

Perché guidare intenzionalmente una valvola soggetta ad attrito verso l'oscillazione su un processo dal vivo può creare rischi evitabili.

A seconda del servizio, tale rischio può includere:

• sversamenti o traboccamenti,
• comportamento instabile del reattore o del serbatoio,
• scatti intempestivi (nuisance trips),
• perdita di qualità del prodotto,
• usura inutile della valvola,
• intervento dell'operatore che oscura il problema di controllo originale.

Gli impianti dal vivo sono posti inadatti per "vedere cosa succede" quando la risposta può comportare rapporti di pulizia.

Concetto di media etichettata

Visual: Immagine a schermo diviso che mostra le variabili di OLLA Lab e il comportamento simulato della valvola. Alt text: Screenshot della simulazione digital twin di OLLA Lab che confronta un'uscita variabile di controllo PLC fluida con uno stantuffo della valvola meccanica ritardato e a scatti, illustrando l'isteresi della valvola di controllo.

Il risultato corretto è un corpo compatto di prove ingegneristiche, non una galleria di screenshot.

Utilizzare questa struttura:

Dichiarare il comportamento di controllo accettabile in termini misurabili: intervallo di assestamento, limite di oscillazione, tolleranza di overshoot, margine di allarme o tempo di recupero.

1. Descrizione del sistema Definire il loop, l'obiettivo del processo, il ruolo della valvola e l'architettura di controllo.
2. Definizione operativa del comportamento corretto
3. Logica ladder e stato dell'apparecchiatura simulata Mostrare la logica di controllo, i tag pertinenti e la relazione prevista tra CV, posizione della valvola e PV.
4. Il caso di guasto iniettato Documentare l'isteresi simulata, la stiction o la condizione di ritardo e come è stata introdotta.
5. La revisione effettuata Registrare la banda morta, il blocco integrale, il limite di velocità o altre modifiche logiche applicate.
6. Lezioni apprese Spiegare cosa è cambiato, cosa è migliorato e cosa richiede ancora la verifica sul campo o la manutenzione meccanica.

Questa forma di prova è più persuasiva perché preserva la causalità. Chiunque può pubblicare un trend. Poche persone sanno spiegare perché è cambiato.

La discussione tecnica si colloca tra strumentazione, teoria del controllo e convalida funzionale.

I riferimenti utili includono:

• Terminologia ISA e definizioni delle prestazioni delle valvole per isteresi, banda morta e comportamento di calibrazione correlato
• IEC 61508 per la disciplina più ampia del rigore del ciclo di vita, della convalida e delle dichiarazioni delimitate relative ai sistemi di sicurezza
• Guida exida e letteratura sull'affidabilità del controllo di processo per distinzioni pratiche tra comportamento software e meccanismi di guasto hardware
• Pubblicazioni IFAC e di controllo di processo sugli effetti non lineari degli attuatori, compensazione della stiction e degrado delle prestazioni del loop
• Letteratura di fornitori industriali e audit da aziende come Emerson e EnTech, quando chiaramente qualificate come studi sul campo piuttosto che statistiche universali

La regola editoriale chiave è semplice: utilizzare gli standard per le definizioni, la letteratura per i meccanismi e i dati di simulazione interna solo per osservazioni delimitate.

La logica a banda morta è una mitigazione, non un'assoluzione.

Prima della distribuzione, verificare:

• che la valvola sia stata ispezionata o almeno diagnosticata come probabile contributore,
• che la banda morta non mascheri un errore critico per la qualità,
• che allarmi e scatti rimangano appropriati,
• che le aspettative dell'operatore siano aggiornate,
• che la limitazione della velocità di uscita non crei un'eccessiva lentezza,
• che l'obiettivo di controllo corrisponda ancora al rischio di processo.

Un loop stabile può comunque essere sbagliato. Un guasto silenzioso è comunque un guasto, solo con modi migliori.

- Panoramica sulla sicurezza funzionale IEC 61508 - Risorse di automazione e sicurezza funzionale exida - Åström & Hägglund, *Advanced PID Control* (ISA) - Skogestad (2003), Regole di taratura PID00062-8) - Tao et al. (2019), Digital Twin nell'industria